PATENT ABSTRACTS OF JAPAN

English translation

of Abstract of

Reference 5

(11)Publication number:

2003-174191

(43) Date of publication of application: 20.06.2003

(51)Int.Cl.

H01L 33/00 H01L 21/205

(21)Application number: 2002-179915

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

20.06.2002

(72)Inventor: YOSHITAKE HARUJI

SEKIGUCHI HIDEKI

YAMASHITA ATSUKO TAKIMOTO KAZUHIRO

TAKAHASHI KOICHI

(30)Priority

Priority number: 2001191724

Priority date: 25.06.2001

Priority country: JP

2001297042

27.09.2001


JP

(54) SEMICONDUCTOR LIGHT-EMITTING DEVICE AND MANUFACTURING METHOD THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent light-deriving efficiency from decreasing due to the influence of the total reflection of light at the boundary between the uppermost layer of a semiconductor multilayer film containing an emission layer and a transparent resin, and to improve the light-deriving efficiency.

SOLUTION: A double hetero structure section is formed on an n-type GaAs substrate 110, where the double hetero structure section comprises an n-type InAIP cladding layer 112, an InGaAIP active layer 113, and a p-type AIP cladding layer 114. On the double hetero structure section, a p-type InGaP current diffusion layer 115, and a p-type GaAs contact layer 116 are formed. Then, in a green LED where a p-side electrode 118 is partially formed on the contact layer 116, a reflection prevention film 117 is formed at a portion where no electrodes 118 are formed on the contact layer 116. The surface of the reflection prevention film 117 is subjected to roughening machining, thus setting the surface roughness (PV value (max-min)) to 200 nm or higher and an emission wavelength or less.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-174191 (P2003-174191A)

平成15年6月20日(2003.6.20) (43)公開日

(51) Int.Cl.⁷

識別記号

FI

テーマコート*(参考)

H01L 33/00

21/205

33/00 H01L

5F041

21/205

5F045

請求項の数26 OL (全 13 頁)

(21)出願番号

特願2002-179915(P2002-179915)

(22)出顯日

平成14年6月20日(2002.6.20)

(31)優先権主張番号 特願2001-191724(P2001-191724)

(32)優先日

平成13年6月25日(2001.6.25)

(33)優先権主張国

日本(JP)

(31)優先権主張番号

特顧2001-297042 (P2001-297042)

(32) 優先日

平成13年9月27日(2001.9.27)

(33)優先権主張国

日本 (JP)

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 吉武 春二

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン

ター内

100058479 (74)代理人

> 弁理士 鈴江 武彦 (外6名)


> > 最終頁に続く

(54) 【発明の名称】 半導体発光素子及びその製造方法

(57)【要約】

発光層を含む半導体多層膜の最上層と透明樹 【課題】 脂との境界における光の全反射の影響で光取り出し効率 が低下するのを防止することができ、光取り出し効率の 向上をはかる。

【解決手段】 n型GaAs基板110上に、n型In AlPクラッド層112, InGaAlP活性層11 3, 及びp型InAlPクラッド層114からなるダブ ルヘテロ構造部を形成し、その上にp型InGaP電流 拡散層115, p型GaAsコンタクト層116を形成 し、コンタクト層116上に部分的にp側電極118を 形成した緑色 LEDにおいて、コンタクト層116上で 電極118が形成されてない部分に反射防止膜117を 形成し、この反射防止膜117の表面を粗面加工し、表 面ラフネス (P V値 (max-min)) を、200 n m以上 で且つ発光波長以下に設定した。



【特許請求の範囲】

【請求項1】主面を有する基板と、前記基板の主面上に 形成された、発光層を含む半導体多層膜と、前記半導体 多層膜の前記基板と反対側の光取り出し面側に設けられ た複数の錐体状の突起物とを具備してなる面発光型の半 導体発光素子であって、

前記複数の突起物における底面と側面との交差角度は、30度以上で70度以下に設定されていることを特徴とする半導体発光素子。

【請求項2】前記半導体多層膜は活性層をクラッド層で 挟んだダブルヘテロ構造部を有し、

このダブルヘテロ構造部の前記基板と反対側のクラッド 層上に透明電極が形成され、前記突起物は前記透明電極 の直下のクラッド層の表面に形成されていることを特徴 とする請求項1記載の半導体発光素子。

【請求項3】前記半導体多層膜は活性層をクラッド層で 挟んだダブルヘテロ構造部を有し、

このダブルヘテロ構造部の前記基板と反対側のクラッド 層上に電流拡散層が形成されたものであり、前記突起物 は前記電流拡散層の表面に形成されていることを特徴と する請求項1記載の半導体発光素子。

【請求項4】前記活性層はInGaAlPであり、前記クラッド層はInAlPであることを特徴とする請求項2又は3記載の半導体発光素子。

【請求項5】前記突起物は、円錐又は角錐であることを 特徴とする請求項1~3の何れかに記載の半導体発光素 子。

【請求項6】前記光取り出し面側における前記突起物の 占有面積の割合は、50%以上であることを特徴とする 請求項1~3の何れかに記載の半導体発光素子。

【請求項7】前記突起物は周期的に設けられており、周期は0.5 μm以上であることを特徴とする請求項1~3の何れかに記載の半導体発光素子。

【請求項8】前記突起物は、その90%以上が前記交差 角度30度以上70度以下を満足するものであることを 特徴とする請求項1~3の何れかに記載の半導体発光素 子。

【請求項9】主面を有する基板と、前記基板の主面上に 形成された、発光層を含む半導体多層膜とを具備してな る半導体発光素子であって、

前記半導体多層膜の前記基板と反対側の光取り出し面が 多数の凹凸形状を有するように粗面加工され、この粗面 加工された面における各凹凸の頂部と底部との距離(凹 凸の高さ)は、50nm以上で且つ前記発光層における 発光波長以下に設定されていることを特徴とする半導体 発光素子。

【請求項10】主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に設けられ、表面が複数の凹凸形状を有するように粗面加工され 50

た反射防止膜とを具備してなる半導体発光素子であって、

前記反射防止膜の各凹凸における頂部と底部との距離 (凹凸の高さ)は、50nm以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする半 導体発光素子。

【請求項11】主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に部分的に形成された第1の電極と、前記半導体多層膜の光取り出し面側に前記第1の電極を除く部分に設けられ、表面が多数の凹凸形状を有するように粗面加工された反射防止膜と、前記基板の裏面側の全面に形成された第2の電極とを具備してなる半導体発光素子であって、

前記反射防止膜の凹凸における頂部と底部との距離(凹凸の高さ)は、50nm以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする半導体発光素子。

【請求項12】前記半導体多層膜は活性層をクラッド層で挟んだダブルヘテロ構造部を有し、このダブルヘテロ構造部の前記基板と反対側のクラッド層上に透明電極が形成され、前記透明電極の直下のクラッド層の表面が粗面加工されていることを特徴とする請求項9記載の半導体発光素子。

【請求項13】前記半導体多層膜は活性層をクラッド層で挟んだダブルへテロ構造部を有し、このダブルへテロ構造部の前記基板と反対側のクラッド層上に電流拡散層が形成されたものであり、前記電流拡散層の表面が粗面加工されていることを特徴とする請求項9記載の半導体発光素子。

【請求項14】前記半導体多層膜は活性層をクラッド層で挟んだダブルヘテロ構造部を有し、このダブルヘテロ構造部の基板と反対側のクラッド層上に電流拡散層が形成されていることを特徴とする請求項10記載の半導体発光素子。

【請求項15】前記半導体多層膜は活性層をクラッド層で挟んだダブルヘテロ構造部を有し、このダブルヘテロ構造部の前記基板と反対側のクラッド層上に電流拡散層が形成されたものであり、前記第1の電極及び反射防止膜は前記電流拡散層の表面に形成されていることを特徴とする請求項11記載の半導体発光素子。

【請求項16】前記活性層はInGaAlPであり、前記クラッド層はInAlPであることを特徴とする請求項12~15の何れかに記載の半導体発光素子。

【請求項17】前記粗面加工による凹凸は周期的に形成されており、前記発光波長を λ としたとき、凹凸の周期は 0.5λ 以下であることを特徴とする請求項 $9\sim11$ の何れかに記載の半導体発光素子。

【請求項18】前記反射防止膜の屈折率は、前記半導体 多層膜の光取り出し面側に充填する透明樹脂よりも高 く、且つ前記半導体多層膜の最上層よりも低く設定されていることを特徴とする請求項10又は11記載の半導体発光素子。

【請求項19】第1導電型の化合物半導体基板と、前記 基板上に第1導電型のクラッド層,活性層,及び第2導 電型のクラッド層を形成してなるダブルへテロ構造部 と、前記ダブルへテロ構造部の第2導電型クラッド層上 に形成された第2導電型の電流拡散層と、前記電流拡散 層上に形成された第2導電型のコンタクト層と、前記コ ンタクト層上に選択的に形成された上部電極と、前記基 板の裏面側に形成された下部電極と、前記コンタクト層 上で前記電極が形成されてない部分に形成された反射防 止膜とを具備してなる半導体発光素子であって、

前記反射防止膜の表面は多数の凹凸を有する形状に粗面加工され、粗面加工による凹凸における頂部と底部との距離(凹凸の高さ)は、50nm以上で且つ前記発光層における発光波長以下に設定されていることを特徴とする半導体発光素子。

【請求項20】請求項1記載の半導体発光素子を製造する方法であって、

前記半導体多層膜の光取り出し面側に位置しV族元素としてPを含む層を成長する際に、成長時のPH。分圧を1~20Paに設定し、成長表面に前記突起物を形成することを特徴とする半導体発光素子の製造方法。

【請求項21】請求項1記載の半導体発光素子を製造する方法であって、

前記半導体多層膜の光取り出し面側に位置する所定の層を、先端角が120度以下のグラインダーでランダム方向に表面を荒らすことにより、前記突起物を形成することを特徴とする半導体発光素子の製造方法。

【請求項22】請求項1記載の半導体発光素子を製造する方法であって、

前記半導体多層膜の光取り出し面側に位置しV族元素としてPを含む層を、該層のV族元素とは異なるV族元素と水素ガスを用いてアニールすることにより、前記突起物を形成することを特徴とする半導体発光素子の製造方法。

【請求項23】請求項10又は11記載の半導体発光素 子を製造する方法であって、

前記反射防止膜の形成に際して、該反射防止膜を塗布形 40 成した後に、凹凸を有する金型でプレス加工することを 特徴とする半導体発光素子の製造方法。

【請求項24】請求項10又は11記載の半導体発光素 子を製造する方法であって、

前記反射防止膜の形成に際して、該反射防止膜を成膜した後に、グラインダーでランダム方向に表面を荒らすことを特徴とする半導体発光素子の製造方法。

【請求項25】第1導電型の化合物半導体基板上に、活性層を第1導電型のクラッド層及び第2導電型のクラッド層で挟んだダブルへテロ構造部を形成する工程と、前

記ダブルヘテロ構造部の第2導電型クラッド層上に第2 導電型の電流拡散層を形成する工程と、前記電流拡散層 上に第2導電型のコンタクト層を形成する工程と、前記 コンタクト層上に表面ラフネス(PV値(max-min)) が前記発光層における発光波長以下に設定された反射防 止膜を形成する工程と、前記反射防止膜を一部除去して 露出された前記コンタクト層上に上部電極を形成する工程と、 前記基板の裏面側に下部電極を形成する工程とを 含むことを特徴とする半導体発光素子の製造方法。

【請求項26】前記凹凸の高さが200nm以上に設定されていることを特徴とする請求項9,10,11,19の何れかに記載の半導体発光素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、LED (Light Emitting Diode) やLD (Laser Diode) 等の半導体発光素子に係わり、特に光取り出し面の粗面化をはかった半導体発光素子及びその製造方法に関する。

[0002]

【従来の技術】従来、高輝度のLEDは、半導体基板上にダブルへテロ構造等からなる発光部を形成し、この発光部の上に電流拡散層を形成することによって構成される。このため、高輝度のLEDを樹脂によってパッケージングした場合、電流拡散層の上部は、素子保護のための透明樹脂で覆われた構造となってしまう。

【0003】このような構造では、電流拡散層(屈折率:3.1~3.5)と透明樹脂(屈折率:1.5程度)との間の臨界角は25~29度となる。発光部から透明樹脂側に向かう光のうち、電流拡散層と透明樹脂との界面に対する入射角が上記の臨界角よりも大きくなる光は全反射する。この影響で、LEDの内部で発生した光が外部に放出される確率が著しく低下する。そして、LEDの内部で発生した光が外部に放出される確率(光取り出し効率)は、20%程度になっているのが現状である。

【0004】なお、電流拡散層の上部に高屈折率膜を形成し、臨界角を大きくすることによって光取り出し効率を向上させる方法もある。しかし、この方法を用いても、効率向上分は20%程度と低いものであった。

0 [0.005]

【発明が解決しようとする課題】このように従来、透明樹脂にてパッケージングするLEDにおいては、発光層を含む半導体多層膜の最上層と透明樹脂との境界で、界面に斜め方向から入射する光の大部分が全反射するため、光取り出し効率が低下するという問題があった。また、この問題はLEDに限るものではなく、面発光型のLDに関しても同様に言えることである。

【0006】本発明は、上記事情を考慮して成されたもので、その目的とするところは、発光層を含む半導体多層膜の最上層と透明樹脂との境界における光の全反射の

影響で光取り出し効率が低下するのを防止することがで き、光取り出し効率の向上をはかり得る半導体発光素子 及びその製造方法を提供することにある。

[0007]

【課題を解決するための手段】(構成)上記課題を解決 するために本発明は次のような構成を採用している。

【0008】即ち本発明は、主面を有する基板と、前記 基板の主面上に形成された、発光層を含む半導体多層膜 と、前記半導体多層膜の前記基板と反対側の光取り出し 面側に設けられた複数の錐体状の突起物とを具備してな る面発光型の半導体発光素子であって、前記複数の突起 物における底面と側面との交差角度は、30度以上で7 0度以下に設定されていることを特徴とする。

【0009】また本発明は、主面を有する基板と、前記 基板の主面上に形成された、発光層を含む半導体多層膜 とを具備してなる半導体発光素子であって、前記半導体 多層膜の前記基板と反対側の光取り出し面が多数の凹凸 形状を有するように粗面加工され、この粗面加工された 面における各凹凸の頂部と底部との距離(凹凸の高さ) は、50 n m以上で且つ前記発光層における発光波長以 20 下に設定されていることを特徴とするまた本発明は、主 面を有する基板と、前記基板の主面上に形成された、発 光層を含む半導体多層膜と、前記半導体多層膜の前記基 板と反対側の光取り出し面側に設けられ、表面が複数の 凹凸形状を有するように粗面加工された反射防止膜とを 具備してなる半導体発光素子であって、前記反射防止膜 の各凹凸における頂部と底部との距離(凹凸の高さ) は、50 n m以上で且つ前記発光層における発光波長以 下に設定されていることを特徴とする。

【0010】また本発明は、主面を有する基板と、前記

基板の主面上に形成された、発光層を含む半導体多層膜 と、前記半導体多層膜の前記基板と反対側の光取り出し 面側に部分的に形成された第1の電極と、前記半導体多 層膜の光取り出し面側に前記第1の電極を除く部分に設 けられ、表面が多数の凹凸形状を有するように粗面加工 された反射防止膜と、前記基板の裏面側の全面に形成さ れた第2の電極とを具備してなる半導体発光素子であっ て、前記反射防止膜の凹凸における頂部と底部との距離 (凹凸の高さ)は、50nm以上で且つ前記発光層にお ける発光波長以下に設定されていることを特徴とする。 【0011】また本発明は、第1導電型の化合物半導体 基板と、前記基板上に第1導電型のクラッド層,活性 層,及び第2導電型のクラッド層を形成してなるダブル ヘテロ構造部と、前記ダブルヘテロ構造部の第2導電型 クラッド層上に形成された第2導電型の電流拡散層と、 前記電流拡散層上に形成された第2導電型のコンタクト 層と、前記コンタクト層上に選択的に形成された上部電 極と、前記基板の裏面側に形成された下部電極と、前記 コンタクト層上で前記電極が形成されてない部分に形成 された反射防止膜とを具備してなる半導体発光素子であ 50

って、前記反射防止膜の表面は多数の凹凸を有する形状 に粗面加工され、粗面加工による凹凸における頂部と底 部との距離(凹凸の高さ)は、50 nm以上で且つ前記 発光層における発光波長以下に設定されていることを特 徴とする。

【0012】(作用)本発明によれば、半導体多層膜の 光取り出し面側に複数の錐体状の突起物を設けることに より、発光層を含む半導体多層膜の最上層と透明樹脂と の境界において入射光が全反射する確率を減らすことが できる。そして、突起物の底面と側面との交差角度を3 0度より大きく設定することにより、光取り出し効率を 大幅に向上させることが可能となる。

【0013】ここで、上記の交差角度30度と云う値は 本発明者らの鋭意研究及び実験によって見出されたもの であり、交差角度が30度より小さいと光取り出し効率 の向上効果はあまり認められず、交差角度が30度以上 になると1割以上の光取り出し効率の向上が認められ た。また、交差角度が70度越えると光取り出し効率の 低下が認められると共に、その製作が難しくなる。従っ て、単に光取り出し面を粗面化するのではなく、突起物 の底面と側面との交差角度を30度以上で70度以下に 設定することにより、光取り出し効率の大幅な向上を実 現できることになる。

【0014】また本発明によれば、半導体多層膜の光取 り出し面側に表面を粗く形成した反射防止膜を設けるこ とにより、発光層を含む半導体多層膜の最上層と透明樹 脂との境界において入射光が全反射する確率を減らする とができる。そして、反射防止膜の表面ラフネスを50 nm以上、より望ましくは200nm以上で発光波長以 下に設定することにより、光取り出し効率を大幅に向上 させることが可能となる。また、反射防止膜の屈折率 を、本素子をパッケージする際に用いる透明樹脂と半導 体多層膜の最上層との間に設定することにより、光取り 出し効率の向上効果を更に高めることができる。

【0015】ここで、従来構造では、半導体多層膜の屈 折率が約3.5であるのに対して樹脂封止のための透明 樹脂の屈折率は約1.5であり、大きな屈折率差があ る。この場合、半導体多層膜側から透明樹脂側に向かう 光における全反射の臨界角が小さくなる。本発明では、 半導体多層膜と透明樹脂との間に屈折率がこれらの中間 の反射防止膜(屈折率が1.5~3.5)を形成するこ とにより、全反射の臨界角を大きくすることができ、こ れにより光取り出し効率の向上をはかることができる。 しかも、反射防止膜の表面を粗面加工することにより、 更なる光取り出し効率の向上を実現できることになる。 [0016]

【発明の実施の形態】以下、本発明の詳細を図示の実施 形態によって説明する。

【0017】(第1の実施形態)図1(a)~(c) は、本発明の第1の実施形態に係わる緑色LEDの素子

構造及び製造工程を示す断面図である。

【0018】まず、図1(a)に示すように、厚さ25 Oμmのn型GaAs基板10の上に、V属元素の原料 ガスとしてAsH3を用いたMOCVD法により、O. 5μm厚のn型GaAsバッファ層11を成長する。そ の後、V属元素の原料ガスとしてPH。を用いたMOC VD法により、PH3 分圧が200Pa、トータル圧力 が5×10³ Paの条件で、0.6μm厚のn型In n.5 A 1 o.5 P クラッド層 1 2 と 1. 0 μ m 厚のノンド ープIno.5 (Gao.55 Alo.45) 0.5 P活性層13を順 次成長する。

【0019】続いて、PH3 分圧を10Paに低減し、 トータル圧力を 5×10°Paのまま変化させずに、M OCVD法により、1. O µ m厚のp型I nos A 1 o.5 Pクラッド層14を成長する。その後、V属元素の 原料ガスとしてAsH。を用いたMOCVD法により、 O. 1 μ m 厚の p 型 G a A s コンタクト 層 1 6 を成長す る。ここで、バッファ層11からコンタクト層16まで の各エピタキシャル層は同一チャンバ内で連続して成長 する。

【0020】上記のようにp型InAlPクラッド層1 4を成長する際に、MOCVD法におけるPH3分圧を 十分に低く(20Pa以下)にすると、エピタキシャル 成長膜は表面が荒れた状態になる。具体的には、図2に 示すように、 I n A 1 P クラッド層 1 4 の成長表面に錐 体状の突起部20が生じる。そして、この突起部20の 基板表面に対する角度、即ち突起部20の底面と側面と の交差角度αは30度より大きくなる。

【0021】ここで、InAlPクラッド層14の成長 時のPH。分圧が20Paを越える場合、該クラッド層 30 14の表面荒れが少なくなり、突起部における交差角度 30度以上を実現できなくなる可能性が高くなる。一 方、PH3分圧が1Paよりも低くなると、クラッド層 14の表面荒れが大きくなりすぎ、しかもクラッド層1 4の結晶性も悪くなる。従って、InAlPクラッド層 14の成長時のPH。分圧の望ましい範囲は、1~20 Paであった。

【0022】次いで、図1(b)に示すように、GaA s コンタクト層16上の一部に透明電極としてのITO 膜17をスパッタ法により形成する。続いて、ITO膜 17の上にp側電極(Znを含むAu)23を形成す る。より具体的には、ITO膜17の上に電流ブロック 層21とGaAs層22を成長した後、これらがチップ 中心部に残るように選択エッチングする。そして、全面 にAuZn電極23を形成した後、この電極23をGa As層22上とITO膜17上の一部に残るようにパタ ーニングする。

【0023】図3は、p側電極23のパターンの例を示 す平面図である。この電極パターンは、ボンディングワ イヤ等を接着するために素子中央部に設けられた円形の パッド部23a、素子周辺部に設けられた周辺部23 b、パッド部23aと周辺部23bとを接続する接続部 23 cからなる。

【0024】次いで、図1 (c) に示すように、GaA s基板10の裏面を研磨して100μm厚まで薄くした 後に、基板裏面にn側電極25 (Geを含むAu)を形 成する。その後、Ar雰囲気中で450℃, 15分の熱 処理工程を施す。続いて、各層11~22及び電極2 3,25を形成した基板10をスクライブすることによ りチップ化する。そして、個々のチップ毎に、光取り出 し面側を図示しない透明樹脂で覆うように樹脂パッケー ジの組立を行う。

【0025】なお、図1では1つのチップ部分しか示し ていないが、実際には複数チップを同時に形成するため に、1つの基板10上に図1の構成部分が複数個形成さ れている。そして、最終段階で基板10をスクライブす ることにより、基板10が複数チップに分離されること になる。

【0026】このように本実施形態によれば、p型In AIPクラッド層14の成長時にPH3分圧を通常より も低く設定することにより、クラッド層14の表面に錐 体状の突起部20を形成することができる。この突起部 20の形成により、発光層を含む半導体多層膜の最上層 と透明樹脂との境界において入射光が全反射する確率を 減らすことができる。特に、InAIPクラッド層14 の成長時のPH3分圧を1~20Paに設定することに より、表面円錐の角度αを30度以上にすることができ

【0027】ここで、突起部20の基板表面と成す角度 αと樹脂入射確率 (光取り出し効率) との関係を、図 4 に示す。図4で、横軸は角度、縦軸は光取り出し効率を 示している。光取り出し効率は、突起部20が無く表面 が平坦な場合を1としている。角度αが30度以上にな ると1割以上の向上が認められた。また、角度αが大き くなりすぎると逆に効率の低下が認められ、70度を超 えると1割以下になった。従って、角度αの望ましい範 囲は30度以上で70度以下である。

【0028】本実施形態のような突起部構造を採用する ことにより、図4に示すように、光取り出し効率が従来 の1.15倍に向上した。このように、基本的なデバイ ス構造を変えることなく光取り出し効率を上昇させるこ とができるのは、LEDにとって極めて大きな効果であ

【0029】なお、突起部20の基板表面と成す角度 a を30度以上にする場合、必ずしも全ての突起部がこれ を満足する必要はなく、大部分(例えば90%以上)が これを満足するものであればよい。ちなみに、全ての突 起部が角度αが30度以上で70度以下となるように作 ろうとしても、一部に角度αが30度より小さい部分や 70度を越える部分が出現することがあるが、この部分

の割合が十分に低いものであれば何ら問題ない。

【0030】このように本実施形態では、単に光取り出し面を粗面化するのではなく、突起部20の底面と側面との交差角度 α を 30 度以上で 70 度以下に設定することにより、光取り出し効率の大幅な向上を実現できることになる。

【0031】なお、光取り出し面側に形成される突起部20の周期が極端に小さくなると光取り出し効率の向上効果は少なくなる。本発明者らの実験によれば、突起部の突起部20の周期が0.5 μ m以上であれば十分な効果が認められた。また、透明電極20上の電流ブロック層21とGaAs層22は必ずしも必要でなく、透明電極上20に直接金属電極23を形成しても、同様な効果を確認している。

【0032】(第2の実施形態)図5は、本発明の第2の実施形態に係わる緑色LEDの素子構造を示す断面図である。

【0033】本実施形態は、n,pの成長層を第1の実施形態と逆にしたものであり、基本的な構成及び製法は第1の実施形態と同様である。

【0034】 p型GaAs基板30の上に、 0.5μ m 厚のp型GaAsバッファ層31, 0.6μ m厚のp型 $In_{0.5}$ $Al_{0.5}$ Pクラッド層32, 1.0μ m厚の1ンドープInGaAlP活性層33, 1.0μ m厚の1型 $In_{0.5}$ $Al_{0.5}$ Pクラッド層34、 1.0μ m厚の12 $1n_{0.5}$ $1n_{0.5}$ 1

【0035】ここで、第1の実施形態と同様に、n型I nA1Pクラッド層34を成長する際に、<math>MOCVD法 におけるPH。分圧を十分に低く(20Pa以下)する。これにより、n型InA1Pクラッド層34の表面 には、第<math>1の実施形態と同様に錐体状の突起部が形成され、この突起部の基板表面に対する角度 α は30 度よりも大きくなる。

【0036】また、ITO膜37の上に電流ブロック層41とGaAs層42が選択的に形成され、GaAs層42上及びITO膜37上の一部にAuGeからなるn側電極43が形成されている。そして、GaAs基板30の裏面に、ZnAuからなるp側電極45が形成され40ている。

【0037】このような構成であっても、n型InAl Pクラッド層34の表面に設けた錐体状の突起部によ り、パッケージのための透明樹脂に対する光の入射確率 を高めることができ、第1の実施形態と同様の効果が得 られる。

【0038】(第3の実施形態)図6(a)(b)は、本発明の第3の実施形態に係わる緑色LEDの素子構造及び製造工程を示す断面図である。

【0039】まず、図6(a)に示すように、厚さ25 50

 0μ mのn型GaAs基板50の上に、MOCVD法により、0.6 μ m厚のn型Inos Alos Pクラッド層52、1.0 μ m厚のノンドープInos (Gaoss Alos) as P活性層53、1.0 μ m厚のp型Inos Alos Pクラッド層54、3.0 μ m厚のn型InGaP電流拡散層55、0.1 μ m厚のpーGaAsコンタクト層56を上記順に成長する。これらのエピタキシャル成長には、第1の実施形態と同様にMOCVD法を用いた。

【0040】次いで、新たにエピタキシャル表面形状を変えるためのアニール工程(温度はエピタキシャル温度と同等又はそれ以上(600℃以上))を導入することにより、電流拡散層55の表面を荒らして突起部を形成する。その後、電流拡散層55上に p側電極63を形成し、更に基板50の裏面に n側電極65を形成した後に露出部の p - G a A s 層 56を除去することにより、図6(b)に示す構造が実現される。

【0041】ここで、上記のアニール工程における表面 粗面化について、更に詳しく説明しておく。アニール工 程で使用するガスとして、水素等の不活性ガスとエピタ キシャル膜(III-V族化合物、例えば I n G a A 1 P) を構成するV属元素(例えばP)とは異なるV属ガス (例えばA s H3)を導入する。そして、エピタキシャル表面層のV属元素(P)の再蒸発を行う。さらに、次 工程として、荒れた表面上にエピタキシャル工程(膜 種:透明膜(例えばG a P))を導入する。

【0042】これにより、図7に示すように、InGaP電流拡散層55の表面部でPの抜けが起こり荒れた表面となる。そして、この荒れたInGaP57に透明なGaP層58が成長されることになる。目的の表面形状は、発光効率を向上させる構造として、従来のエピタキシャル表面の形状であった鏡面(Rmax=5nm)状態から、複数の凸状の円錐が連なる形状とする。ここで、底面と垂直断面の交差角度は30度よりも大きい角度である。

【0043】このような構成であっても、光取り出し側の電流拡散層55の表面に設けた円錐体状の突起部により、光の樹脂入射確率を高めることができ、第1の実施形態と同様の効果が得られる。

【0044】なお、p-GaAsコンタクト層56は電極部以外では除去しなくてもよいが、発光波長の光吸収となる場合は除去した方が望ましい。

【0045】(第4の実施形態)図8は、本発明の第4の実施形態に係わる面発光型LDの素子構造を示す断面図である。

【0046】まず、250 μ m厚のn型GaAs基板70の上に、0.5 μ m厚のn型GaAsバッファ層71を成長し、その上にn-I nos Alos P/n-G a Asの積層構造からなるDBR反射層78を成長する。続いて、0.6 μ m厚のn型I nos Alos Pクラッ

ド層72、ノンドープのIno.s (Gao.55 Alo.45) o.5 P/Ino.5 Gao.5 PのMQW活性層73、更に 0.6 µm厚のp型Ino.s Alo.s Pクラッド層74 を成長してダブルヘテロ構造部を形成する。続いて、p - I no.s Alas P/p-GaAsの積層構造からな る D B R 反射層 7.9 を成長した後に、1.0 μ m 厚の p 型 I no.s A lo.s P電流拡散層 76、更に 0.1 μ m 厚のp型GaAsコンタクト層77を成長する。

【0047】ここで、バッファ層71からコンタクト層 77までのエピタキシャル膜は、MOCVD法を用いて 10 同一チャンバ内で連続して成長し、用いるガスの種類や 圧力は各層が良好に成長される条件にする。但し、電流 拡散層76を形成する際には、第1の実施形態と同様に PH3 分圧を十分に低減し(例えば10Pa)、成長表 面が荒れるようにする。

【0048】次いで、コンタクト層77上にレジストパ ターンを形成した後、このレジストパターンをマスクに n型クラッド層72までエッチングすることにより、レ ーザーリッジの形成を行う。続いて、リッジの上面を除 くように絶縁膜81を形成した後、p側電極 (Znを含 20 【0054】次いで、反射防止膜117上にレジストマ む Au)を蒸着する。そして、レジストマスクを用いて p側電極のリッジ中央部に位置する部分を除去し、更に p-GaAsコンタクト層77を除去することにより、 上部電極83を形成する。続いて、GaAs基板70を 研磨し100 μ m厚にした後に、n側電極(Geを含む Au) 85を形成する。次いで、Ar雰囲気中で450 ℃, 15分の熱処理を行う。続いて、基板70をスクラ イブすることによりチップ化する。その後、樹脂パッケ ージに組立を行う。

【0049】このように構成された本実施形態において 30 は、p型電流拡散層76の成長時にPH。分圧を低減す ることにより、p型電流拡散層76の表面に凹凸を形成 し、表面円錐の角度を30度よりも大きくすることがで きる。このため、第1の実施形態と同様に、光取り出し 効率の向上をはかることができる。本実施形態のレーザ は赤色発光であるが、赤以外の半導体レーザにおいても 上記効果を確認している。

【0050】なお、pーGaAsコンタクト層77は除 去しなくてもよいが、発光波長の光吸収となる場合は除 去した方が望ましい。

【0051】(第5の実施形態)図9(a)~(c) は、本発明の第5の実施形態に係わる緑色LEDの素子 構造及び製造工程を示す断面図である。

【0052】まず、図9(a)に示すように、厚さ25 Oμmのn型GaAs基板110の上に、V属元素の原 料ガスとしてAsHsを用いたMOCVD法によりO. 5μm厚のn型GaAsバッファ層111を成長する。 続いて、V属元素の原料ガスとしてPH3を用いたMO CVD法により、PH3分圧が200Pa、トータル圧 力が5×10³ Paの条件で、0.6 µm厚のn型In o.s Alas Pクラッド層112、1.0 µm厚のノン ドープInGaAlP活性層113、1.0μm厚のp 型 I no.5 A lo.5 Pクラッド層 1 1 4、1.0 µ m厚 のp型InGaP電流拡散層115を順次成長する。そ の後、V属元素の原料ガスとしてAsH。を用いたMO CVD法により、0.1μm厚のp型GaAsコンタク ト層116を成長する。ここで、バッファ層111から コンタクト層116までの各エピタキシャル層は同一バ ッチで成長する。

【0053】次いで、図9(b)に示すように、本実施 形態の特徴である反射防止膜117を形成する。即ち、 ポリイミド樹脂にTiO2を添加して形成された屈折率 = 2. 0の反射防止膜117を、コンタクト層116上 にスピンコートで成膜した後、該反射防止膜117の表 面を発光波長以下の凹凸を持つ金型でプレス整形する。 これにより、反射防止膜117の表面ラフネス(PV値 (max-min))を発光波長以下に設定する。ここで、P V値とは、各凹凸における頂部(peak)と底部(valle y) との距離(高さ)である。

スク(図示せず)を形成し、RIEで電極形成部の反射 防止膜117を除去した後、レジストマスクを除去す る。続いて、図9(c)に示すように、反射防止膜11 7及び露出したコンタクト層116上に電極材料(Zn を含む Au) を蒸着した後、レジストマスク (図示せ ず)を用いてパターニングすることにより上部電極(p 側電極) 118を形成する。p側電極118のパターン は、前記図3に示すものと同じである。

【0055】次いで、GaAs基板110の裏面を研磨 して100μm厚にした後に、n側電極となる下部電極 119 (Geを含むAu) を形成する。その後、Ar雰 囲気中で450℃,15分の熱処理工程を施す。続い て、基板110をスクライブすることによりチップ化す る。そして、組立ワイヤボンディング後、エポキシ系樹 脂(n=約1.5)を用いて樹脂封止する。

【0056】このように本実施形態によれば、反射防止 膜117の表面を粗面化することにより、光取り出し効 率が従来の約20%から約30%に向上した。即ち、光 取り出し効率が従来の1.5倍に向上した。基本的なデ 40 バイス構造を変えることなく、光取り出し効率をこれだ け上昇させることができるのは、LEDにとって極めて 大きな効果である。

【0057】図10は、PV値と光取り出し効率との関 係を示す図である。PV値が大きくなるに伴い取り出し 効率は向上し、PV値が50nmとなると光取り出し効 率は約1.5倍となり、PV値が200nm以上となる と光取り出し効率は約2倍でほぼ一定となる。図11 は、発光波長前後におけるPV値と光取り出し効率との 関係を示す図である。640nmの発光波長に対し、そ れよりも短い方では十分な光取り出し効率が得られてい るが、それよりも高くなると光取り出し効率が急激に減少している。従って、PV値の望ましい範囲は、50 nm以上(より望ましくは200 nm以上)で且つ発光波長よりも短い値である。

【0058】なお、P V値が50nm以上(より望ましくは200nm以上)で且つ発光波長以下とは、必ずしも全ての凹凸でこれを満足する必要はなく、大部分(例えば90%以上)でこれを満足すればよい。つまり、200nm≦P V ≦発光波長に形成しようとしても、一部にこれを外れる凹凸が出現することがあるが、これが十分に低い割合であれば何ら問題ない。

【0059】図12は、本実施形態のように反射防止膜の表面を粗面化した場合の、屈折率と光取り出し効率との関係を示す図である。これは、反射防止膜の一主面に対し入射角-90度から+90度で光を入射した場合に該反射防止膜の他の面から出力される光の割合を示している。屈折率が1.5(下地半導体層と同じ)を基準にすると、屈折率が2.0(本実施形態)で光取り出し効率は約50%上昇し、屈折率が2.5では約100%上昇しているのが分かる。

【0060】図13は、反射防止膜の表面が平坦な場合の、屈折率と光取り出し効率との関係を示す図である。この場合、屈折率が2.0では8%、屈折率が2.5でも9%の上昇しか得られていない。このことから、光取り出し効率を向上させるには、反射防止膜の屈折率を高くするだけではなく、反射防止膜の表面の粗面化が必須であることが分かる。

【0061】本発明者らの実験によれば、光取り出し効率の向上という観点から、反射防止膜の表面ラフネス

(PV値 (max-min)) を発光波長 λ 以下にすれば十分な効果が得られることを確認している。さらに、反射防止膜の表面形状として、周期が 0.5λ 以下の円錐形状、又は多角形状(三角錐,四角錐,六角錐など)にすればより確実な効果が得られることも確認している。

【0062】このように本実施形態によれば、半導体多層膜の光取り出し面側に表面を粗く形成した反射防止膜を設けることにより、発光層を含む半導体多層膜の最上層と透明樹脂との境界において入射光が全反射する確率を減らすことができる。そして、反射防止膜の表面ラフネスを発光波長以下に設定することにより、光取り出し効率を大幅に向上させることが可能となる。また、反射防止膜の屈折率を、本素子をパッケージする際に用いる透明樹脂と半導体多層膜の最上層との間に設定することにより、光取り出し効率の向上効果を更に高めることができる。

【0063】ここで、従来構造では、半導体多層膜の屈 折率が約3.5であるのに対して樹脂封止のための透明 樹脂の屈折率は約1.5であり、大きな屈折率差があ る。この場合、半導体多層膜側から透明樹脂側に向かう 光における全反射の臨界角が小さくなる。本実施形態で は、半導体多層膜と透明樹脂との間に屈折率がこれらの中間の反射防止膜(屈折率が1.5~3.5)を形成することにより、全反射の臨界角を大きくすることができ、これにより光取り出し効率の向上をはかることができる。しかも、反射防止膜の表面を粗面加工することにより、更なる光取り出し効率の向上を実現できることになる。

【0064】なお、LEDの発光波長は緑に限るものではなく、緑以外の可視光製品においても、上記効果を確認している。また、反射防止膜における波長以下の凹凸の形状は、図14(a)~(e)に示すどの構造でも光取り出し効率が向上することを確認している。

【0065】また、LED材料としては、InGaAlP以外にも、InGaAlAs系, AlGaAs系, GaP系でも同様の効果を確認している。さらに、反射防止膜の材料としては、アクリル樹脂にTiOz, TaOz, ZrOz、を混入したものでも同様な効果が得られる。

【0066】(第6の実施形態)図15は、本発明の第6の実施形態に係わる緑色LEDの素子構造を示す断面図である。

【0067】本実施形態は、第5の実施形態における p /nを反転した構造であり、製法は第5の実施形態と実質的に同じである。即ち、厚さ 250μ mの p型GaAs s 基板 120の上に、 0.5μ m厚の p型GaAs 10.5

【0068】そして、第1の実施形態と同様に、コンタクト層126上に屈折率=2.0の反射防止膜127がスピンコートで成膜され、その表面は金型によるプレス整形により粗面化されている。反射防止膜127の一部(電極形成部)は除去され、この部分に露出したコンタクト層126上に上部電極(n側電極)128が形成されている。また、GaAs基板120の裏面には、p側電極となる下部電極129が形成されている。そして、上記構成されたウェハはスクライブによりチップ化され、組立ワイヤボンディング後に樹脂封止されるものとなっている。

【0069】このような構成であっても、第5の実施形態と同様に、光取り出し効率が従来の約2.5倍に向上した。また、緑以外の可視光製品においても同様の効果が得られ、さらに前記図14(a)~(e)に示すどの構造でも光取り出し効率が向上することを確認した。

【0070】(第7の実施形態)図16は、本発明の第7の実施形態に係わる面発光レーザの素子構造を示す断

面図である。

【0072】次いで、コンタクト層138上にレジストマスクをストライプ状に形成した後、表面からn型クラッド層133までウェットエッチングすることにより、レーザリッジ形成を行った。続いて、リッジの上面を除 20くように 0.5μ m厚の SiO_2 絶縁膜141を形成した。さらに、コンタクト層138及び絶縁膜141上に p側電極(2nを含む4u)を蒸着し、レジストマスクで上部電極142を形成した。ここで、上部電極142は、コンタクト層138の上面周辺部に接触することになり、コンタクト層138の上面中央部は露出することになる。

【0073】次いで、ポリイミド樹脂にTiO2を添加した屈折率2.0の反射防止膜144をスピンコートで成膜し、その表面を波長以下の凹凸を持つ金型でプレス 30整形する。これにより、反射防止膜144の表面ラフネス(PV値(max-min))を発光波長以下に設定する。その後、反射防止膜144の不要部分を除去する。

【0074】次いで、GaAs基板 130 の裏面側を研磨し 100μ m厚にした後に、n 側電極(Ge を含む Au) 143 を形成する。さらに、熱処理として、Ar 雰囲気中で 450 ℃、15 分行う。そして、ウエハにスクライブを行いチップ化した後、エポキシ系樹脂(n=約 1.5) パッケージに組立を行う。

【0075】このような構成であっても、第5の実施形 40 態と同様に、屈折率が下地半導体層と封止樹脂との中間であり、表面が粗面化された反射防止膜144を形成することにより、光取り出し効率の大幅な向上をはかることができる。さらに第5の実施形態と同様に、反射防止膜の表面形状は、前記図14(a)~(e)に示すどの構造でも光取り出し効率が向上することを確認している。また、半導体材料としては、InGaAlP以外にも、InGaAlAs系、AlGaAs系、GaP系でも同様の効果を確認している。さらに、反射防止膜の材料としては、アクリル樹脂にTiO2、TaO2、Zr 50

Ozを混入したものでも同様な効果が得られる。

【0076】(変形例)なお、本発明は上述した各実施形態に限定されるものではない。第1及び第4の実施形態では、結晶表面を荒らす方法として、成長時のPH。分圧を10Paにしたが、PH。分圧は1~20Paの範囲で適宜定めればよい。また、第3の実施形態では、結晶表面を荒らす方法として、AsH。を導入してアニールしたが、このアニール時に用いるガスはAsH。に限るものではなく、粗面化すべき半導体層を構成するV属元素とは異なるV族元素と水素ガスを含むものであればよい。また、結晶表面を荒らす方法としては、上記した成長時のPH。分圧の低減化、成長後のアニールに限るものではなく、先端角120度以下のグラインダーで半導体層の表面をランダムに加工することでも可能である。

【0077】また、突起物は円錐に限るものではなく、 三角錐,四角錐,六角錘等の角錐であってもよい。突起 物は光取り出し面側において必ずしも全面に形成されて いる必要はないが、光取り出し面側における突起物の占 有面積の割合はできるだけ大きい方が望ましく、50% 以上であれば十分な効果が得られる。

【0078】ここで、光取り出し効率は占有面積に比例するため、突起部の占有面積が50%以下では光取り出し効果は1/2となる(1.1倍以下)。また、突起部の周期が $0.2\sim0.5\mu$ mでは光取り出し向上効果が小さくなり(1.1倍以下)、 0.2μ m以下ではグランデッドインデックス(graded-index)効果が生じることになる。

【0079】第5~第7の実施形態では、反射防止膜を粗面化するために凹凸を有する金型を用いたが、この代わりに、反射防止膜を成膜した後に、グラインダーでランダム方向に表面を荒らすようにしてもよい。この場合、樹脂系以外の各種材料を用いることが可能となる。【0080】また、表面ラフネス(PV値)が50nm以上で且つ発光波長以下という規定は、必ずしも反射防止膜に限るものではなく、半導体多層膜の光取り出し面側であれば他の層にも適用できる。具体的には、拡散層やコンタクト層に適用することもできる。即ち、第1~第4の実施形態において、凹凸加工した表面における表面ラフネス(PV値)を発光波長以下に設定してもよい。更に、表面ラフネス(PV値)が発光波長以上という規定と、 α が30度以上という規定を両方満たすようにしても良い。

【0081】また、上部電極から活性層までの間で上部電極直下以外に電流を十分に広げることができるならば、電流拡散層は必ずしも必要なく、省略することも可能である。さらに、発光素子を構成する半導体層の材料、組成、厚さ等の条件は、仕様に応じて適宜変更可能である。

【0082】また、実施形態では、透明樹脂を用いて樹

17

脂封止する例を説明したが、本発明は樹脂封止する場合に限るものではない。樹脂封止しない場合、反射防止膜に直接接するのは空気となるが、この場合も半導体多層膜と空気との屈折率差が大きいため、反射防止膜を形成したことによる光取り出し効率の向上効果は同様に得られる。

【0083】その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

[0084]

【発明の効果】以上詳述したように本発明によれば、発光層を含む半導体多層膜の光取り出し面側に複数の錐体状の突起物を設け、該突起物の側面と光取り出し面との交差角度を30度以上70度以下に設定することにより、半導体多層膜の最上層と透明樹脂との境界における全反射の影響で光取り出し効率が低下するのを防止することができ、光取り出し効率の向上をはかることができる。

【0085】また本発明によれば、発光層を含む半導体 多層膜の光取り出し面側に反射防止膜を形成し、この反 射防止膜の表面を荒らすことにより、半導体多層膜の最 20 上層と透明樹脂との境界における光の全反射の影響で光 取り出し効率が低下するのを防止することができ、光取 り出し効率の向上をはかることができる。

【図面の簡単な説明】

【図1】第1の実施形態に係わる緑色LEDの素子構造及び製造工程を示す断面図。

【図2】図1のLEDにおける光取り出し面側に形成された突起物の形状を拡大して示す断面図。

【図3】図1のLEDにおける電極パターンの例を示す 平面図。

【図4】図1のLEDにおける突起部の側面と基板表面の成す角度 αと、光取出し効果との関係を示す図。

【図5】第2の実施形態に係わる緑色LEDの素子構造を示す断面図。

【図6】第3の実施形態に係わる緑色LEDの素子構造及び製造工程を示す断面図。

【図7】第3の実施形態における光取り出し面付近の構造を拡大して示す断面図。

【図8】第4の実施形態に係わる面発光型LDの素子構*

*诰を示す断面図。

【図9】第5の実施形態に係わる緑色LEDの素子構造及び製造工程を示す断面図。

【図10】図5のLEDにおける凹凸の高さと光取り出し効率との関係を示す特性図。

【図11】発光波長前後における、凹凸の高さと光取り出し効率との関係を示す特性図。

【図12】反射防止膜の表面を粗面化した場合の屈折率と光取り出し効率との関係を示す図。

0 【図13】反射防止膜の表面が平坦な場合の屈折率と光取り出し効率との関係を示す図。

【図14】反射防止膜の粗面形状の例を示す断面図。

【図15】第6の実施形態に係わる緑色LEDの素子構造を示す断面図。

【図16】第7の実施形態に係わる面発光LDの素子構造を示す断面図。

【符号の説明】

10…n型GaAs基板

11…n型GaAsバッファ層

0 12…n型InAlPクラッド層

13…InGaA1P活性層

14…p型InAlPクラッド層

16…n型GaAsコンタクト層

17…ITO膜

20…突起部

21…電流ブロック層

22…GaAs層

23…AuZn電極(p側電極)

2 5 ··· A u G e 電極 (n 側電極)

110…n型GaAs基板

111…n型GaAsバッファ層

112…n型InAlPクラッド層

1 1 3 ··· I n G a A 1 P 活性層

114…p型InAlPクラッド層


115…p型InGaP電流拡散層


116…p型GaAsコンタクト層


117…反射防止膜


118…上部電極 (p側電極)


1 1 9…下部電極 (n 側電極) n 側電極


























フロントページの続き

(72)発明者 関口 秀樹

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内

(72)発明者 山下 敦子

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 滝本 一浩

福岡県北九州市小倉北区下到津1丁目10番 1号 株式会社東芝北九州工場内

(72)発明者 高橋 幸一

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

F ターム(参考) 5F041 AA03 CA04 CA12 CA34 CA65 CA76 CA77 CA88 CA93 CA99 5F045 AA04 AB17 AC01 AF04 CA10 DA53

JP 2003-174191 A5 2005.9.29

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成17年9月29日(2005.9.29)

【公開番号】特開2003-174191(P2003-174191A)

【公開日】平成15年6月20日(2003.6.20)

【出願番号】特願2002-179915(P2002-179915)

【国際特許分類第7版】

H O 1 L 33/00

H O 1 L 21/205

[FI]

H 0 1 L 33/00

D

H O 1 L 21/205

【手続補正書】

【提出日】平成17年5月10日(2005.5.10)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に設けられた複数の錐体状の突起物とを具備してなる面発光型の半導体発光素子であって、

前記複数の突起物における底面と側面との交差角度は、30度以上で70度以下に設定されていることを特徴とする半導体発光素子。

【請求項2】

前記半導体多層膜は活性層をクラッド層で挟んだダブルヘテロ構造部を有し、このダブルヘテロ構造部の前記基板と反対側のクラッド層上に透明電極が形成され、前記突起物は前記透明電極の直下のクラッド層の表面に形成されていることを特徴とする請求項1記載の半導体発光素子。

【請求項3】

前記半導体多層膜は活性層をクラッド層で挟んだダブルヘテロ構造部を有し、このダブルヘテロ構造部の前記基板と反対側のクラッド層上に電流拡散層が形成されたものであり、前記突起物は前記電流拡散層の表面に形成されていることを特徴とする請求項1記載の半導体発光素子。

【請求項4】

前記活性層はInGaAlPであり、前記クラッド層はInAlPであることを特徴とする請求項2又は3記載の半導体発光素子。

【請求項5】

前記突起物は、円錐又は角錐であることを特徴とする請求項1~3の何れかに記載の半導体発光素子。

【請求項6】

前記光取り出し面側における前記突起物の占有面積の割合は、50%以上であることを 特徴とする請求項1~3の何れかに記載の半導体発光素子。

【請求項7】

前記突起物は周期的に設けられており、周期は 0.5 μ m以上であることを特徴とする請求項 1 ~ 3 の何れかに記載の半導体発光素子。

【請求項8】

前記突起物は、その90%以上が前記交差角度30度以上70度以下を満足するものであることを特徴とする請求項1~3の何れかに記載の半導体発光素子。

【請求項9】

主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜とを具備してなる半導体発光素子であって、

前記半導体多層膜の前記基板と反対側の光取り出し面が多数の凹凸形状を有するように 粗面加工され、この粗面加工された面における各凹凸の頂部と底部との距離(凹凸の高さ)は、50nm以上で且つ前記発光層における発光波長<u>入</u>以下に設定され<u>、前記凹凸の周</u> 期は0.5<u>入以下に設定され</u>ていることを特徴とする半導体発光素子。

【請求項10】

主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に設けられ、表面が複数の凹凸形状を有するように粗面加工された反射防止膜とを具備してなる半導体発光素子であって、

前記反射防止膜の各凹凸における頂部と底部との距離(凹凸の高さ)は、50nm以上で且つ前記発光層における発光波長<u>入</u>以下に設定され<u>、前記凹凸の周期は0.5 λ以下に</u>設定されていることを特徴とする半導体発光素子。

【請求項11】

主面を有する基板と、前記基板の主面上に形成された、発光層を含む半導体多層膜と、前記半導体多層膜の前記基板と反対側の光取り出し面側に部分的に形成された第1の電極と、前記半導体多層膜の光取り出し面側に前記第1の電極を除く部分に設けられ、表面が多数の凹凸形状を有するように粗面加工された反射防止膜と、前記基板の裏面側の全面に形成された第2の電極とを具備してなる半導体発光素子であって、

前記反射防止膜の凹凸における頂部と底部との距離(凹凸の高さ)は、50 n m以上で且つ前記発光層における発光波長<u>入</u>以下に設定され<u>、前記凹凸の周期は0.5 λ以下に設</u>定されていることを特徴とする半導体発光素子。

【請求項12】

前記半導体多層膜は活性層をクラッド層で挟んだダブルヘテロ構造部を有し、このダブルヘテロ構造部の前記基板と反対側のクラッド層上に透明電極が形成され、前記透明電極の直下のクラッド層の表面が粗面加工されていることを特徴とする請求項9記載の半導体発光素子。

【請求項13】

前記半導体多層膜は活性層をクラッド層で挟んだダブルヘテロ構造部を有し、このダブルヘテロ構造部の前記基板と反対側のクラッド層上に電流拡散層が形成されたものであり、前記電流拡散層の表面が粗面加工されていることを特徴とする請求項9記載の半導体発光素子。

【請求項14】

前記半導体多層膜は活性層をクラッド層で挟んだダブルヘテロ構造部を有し、このダブルヘテロ構造部の基板と反対側のクラッド層上に電流拡散層が形成されていることを特徴とする請求項10記載の半導体発光素子。

【請求項15】

前記半導体多層膜は活性層をクラッド層で挟んだダブルへテロ構造部を有し、このダブルへテロ構造部の前記基板と反対側のクラッド層上に電流拡散層が形成されたものであり、前記第1の電極及び反射防止膜は前記電流拡散層の表面に形成されていることを特徴とする請求項11記載の半導体発光素子。

【請求項16】

前記活性層はInGaAlPであり、前記クラッド層はInAlPであることを特徴とする請求項12~15の何れかに記載の半導体発光素子。

【請求項17】

前記反射防止膜の屈折率は、前記半導体多層膜の光取り出し面側に充填する透明樹脂よ

りも高く、且つ前記半導体多層膜の最上層よりも低く設定されていることを特徴とする請求項10又は11記載の半導体発光素子。

【請求項18】

第1導電型の化合物半導体基板と、前記基板上に第1導電型のクラッド層、活性層、及び第2導電型のクラッド層を形成してなるダブルヘテロ構造部と、前記ダブルヘテロ構造部の第2導電型クラッド層上に形成された第2導電型の電流拡散層と、前記電流拡散層上に形成された第2導電型のコンタクト層と、前記コンタクト層上に選択的に形成された上部電極と、前記コンタクト層上で前記電極が形成されてない部分に形成された反射防止膜とを具備してなる半導体発光素子であって、

前記反射防止膜の表面は多数の凹凸を有する形状に粗面加工され、粗面加工による凹凸における頂部と底部との距離(凹凸の高さ)は、50nm以上で且つ前記発光層における発光波長入以下に設定され、前記凹凸の周期は0.5 入以下に設定されていることを特徴とする半導体発光素子。

【請求項19】

請求項1記載の半導体発光素子を製造する方法であって、

前記半導体多層膜の光取り出し面側に位置しV族元素としてPを含む層を成長する際に、成長時のPH3分圧を1~20Paに設定し、成長表面に前記突起物を形成することを特徴とする半導体発光素子の製造方法。

【請求項20】

請求項1記載の半導体発光素子を製造する方法であって、

前記半導体多層膜の光取り出し面側に位置する所定の層を、先端角が120度以下のグラインダーでランダム方向に表面を荒らすことにより、前記突起物を形成することを特徴とする半導体発光素子の製造方法。

【請求項21】

請求項1記載の半導体発光素子を製造する方法であって、

前記半導体多層膜の光取り出し面側に位置しV族元素としてPを含む層を、該層のV族元素とは異なるV族元素と水素ガスを用いてアニールすることにより、前記突起物を形成することを特徴とする半導体発光素子の製造方法。

【請求項22】

請求項10又は11記載の半導体発光素子を製造する方法であって、

前記反射防止膜の形成に際して、該反射防止膜を塗布形成した後に、凹凸を有する金型でプレス加工することを特徴とする半導体発光素子の製造方法。

【請求項23】

請求項10又は11記載の半導体発光素子を製造する方法であって、

前記反射防止膜の形成に際して、該反射防止膜を成膜した後に、グラインダーでランダム方向に表面を荒らすことを特徴とする半導体発光素子の製造方法。

【請求項24】

第1導電型の化合物半導体基板上に、活性層を第1導電型のクラッド層及び第2導電型のクラッド層で挟んだダブルヘテロ構造部を形成する工程と、前記ダブルヘテロ構造部の第2導電型クラッド層上に第2導電型の電流拡散層を形成する工程と、前記電流拡散層上に第2導電型のコンタクト層を形成する工程と、前記コンタクト層上に表面ラフネス(PV値(max-min))が前記発光層における発光波長以下に設定された反射防止膜を形成する工程と、前記反射防止膜を一部除去して露出された前記コンタクト層上に上部電極を形成する工程と、前記基板の裏面側に下部電極を形成する工程とを含むことを特徴とする半導体発光素子の製造方法。

【請求項25】

前記凹凸の高さが200nm以上に設定されていることを特徴とする請求項9,10,11,18の何れかに記載の半導体発光素子。